一、CP測(cè)試是什么
CP測(cè)試在整個(gè)芯片制作流程中處于晶圓制造和封裝之間，測(cè)試對(duì)象是針對(duì)整片晶圓（Wafer）中的每一個(gè)Die，目的是確保整片（Wafer）中的每一個(gè)Die都能基本滿足器件的特征或者設(shè)計(jì)規(guī)格書(shū)，通常包括電壓、電流、時(shí)序和功能的驗(yàn)證。
CP測(cè)試的具體操作是在晶圓制作完成之后，成千上萬(wàn)的裸DIE（未封裝的芯片）規(guī)則的分布滿整個(gè)Wafer。由于尚未進(jìn)行劃片封裝，只需要將這些裸露在外的芯片管腳，通過(guò)探針（Probe）與測(cè)試機(jī)臺(tái)（Tester）連接，進(jìn)行芯片測(cè)試就是CP測(cè)試。
二、為什么要做CP測(cè)試
因?yàn)橥ǔＴ谛酒庋b階段時(shí)，有些管腳會(huì)被封裝在芯片內(nèi)部，導(dǎo)致有些功能無(wú)法在封裝后進(jìn)行測(cè)試，因此Wafer中進(jìn)行CP測(cè)試最為合適。
而且Wafer制作完成之后，由于工藝偏差、設(shè)備故障等原因引起的制造缺陷，分布在Wafer上的裸DIE中會(huì)有一定量的殘次品。CP測(cè)試的目的就是在封裝前將這些殘次品找出來(lái)（Wafer Sort），同時(shí)還可以避免被封裝后無(wú)法測(cè)試芯片性能，優(yōu)化生產(chǎn)流程，簡(jiǎn)化步驟，同時(shí)提高出廠的良品率，縮減后續(xù)封裝測(cè)試的成本。
三、測(cè)試內(nèi)容有哪些
1、SCAN
SCAN用于檢測(cè)芯片邏輯功能是否正確。DFT設(shè)計(jì)時(shí)，先使用DesignCompiler插入ScanChain，再利用ATPG（Automatic Test Pattern Generation）自動(dòng)生成CAN測(cè)試向量。SCAN測(cè)試時(shí)，先進(jìn)入Scan Shift模式，ATE將pattern加載到寄存器上，再通過(guò)Scan Capture模式，將結(jié)果捕捉。再進(jìn)入下次Shift模式時(shí)，將結(jié)果輸出到ATE進(jìn)行比較。
2、Boundary SCAN
Boundary SCAN用于檢測(cè)芯片管腳功能是否正確。與SCAN類(lèi)似，Boundary SCAN通過(guò)在IO管腳間插入邊界寄存器（Boundary Register），使用JTAG接口來(lái)控制，監(jiān)測(cè)管腳的輸入輸入出狀態(tài)。
四、測(cè)試方法有哪些
1、DC/AC Test
DC測(cè)試包括芯片Signal PIN的Open/Short測(cè)試，電源PIN的PowerShort測(cè)試，以及檢測(cè)芯片直流電流和電壓參數(shù)是否符合設(shè)計(jì)規(guī)格。AC測(cè)試檢測(cè)芯片交流信號(hào)質(zhì)量和時(shí)序參數(shù)是否符合設(shè)計(jì)規(guī)格。
2、RF Test
對(duì)于無(wú)線通信芯片，RF的功能和性能至關(guān)重要。CP中對(duì)RF測(cè)試來(lái)檢測(cè)RF模塊邏輯功能是否正確。
3、存儲(chǔ)器
存儲(chǔ)器測(cè)試數(shù)量較大，因?yàn)樾酒芍鞣N類(lèi)型的存儲(chǔ)器（例如ROM/RAM/Flash），為了測(cè)試存儲(chǔ)器讀寫(xiě)和存儲(chǔ)功能，通常在設(shè)計(jì)時(shí)提前加入BIST（Built-In SelfTest）邏輯，用于存儲(chǔ)器自測(cè)。芯片通過(guò)特殊的管腳配置進(jìn)入各類(lèi)BIST功能，完成自測(cè)試后BIST模塊將測(cè)試結(jié)果反饋給Tester。
（1）ROM（Read-Only Memory）通過(guò)讀取數(shù)據(jù)進(jìn)行CRC校驗(yàn)來(lái)檢測(cè)存儲(chǔ)內(nèi)容是否正確。
（3）Embedded Flash除了正常讀寫(xiě)和存儲(chǔ)功能外，還要測(cè)試擦除功能。
（4）Wafer還需要經(jīng)過(guò)Baking烘烤和Stress加壓來(lái)檢測(cè)Flash的Retention是否正常。
（5）還有Margin Write/Read、Punch Through測(cè)試等等。
來(lái)源：知乎：黑暗森林-張斌
